给大家补补课-内存的基础知识

　　当然在了解了一些内存的基本情况后，我们来看看一些我们常见的同内存有关的术语,这对于了解内存的工作原理是有帮助的：

时钟周期

　　时钟周期是一个时间的量，一般规定10纳秒（ns）为一个时钟周期。时钟周期表示了SDRAM所能运行的最高频率。更小的时钟周期就意味着更高的工作频率。对于PC100规格的内存来说，它的运行时钟周期应该不高于10纳秒。纳秒与工作频率之间的转换关系为：1000/时钟周期=工作频率。例如，标称10纳秒的PC100内存芯片，其工作频率的表达式就应该是1000/100 = 100MHZ，这说明此内存芯片的额定工作频率为100MHZ。目前市场上一些质量优秀的内存通常可以工作在比额定频率高的频率下，这为一些喜欢超频的朋友带来了极大的方便。例如KingMAX的PC133内存，此类内存多采用8纳秒的芯片，相对于其100MHZ的频率来说，频率提高的余地还很大，许多用户都可以让它们工作在133MHZ甚至更高的频率下。能不能超频使用很大程度上反应了内存芯片以及PCB板的质量。不过，仅仅凭借时钟周期来判断内存的速度还是不够的，内存CAS的存取时间和延迟时间也在一定程度上决定了内存的性能。

存取时间

　　现在让我们来看看内存的存取时间。首先应该澄清一个事实：目前大多数的SDRAM芯片的存取时间多为5、6、7、8或10纳秒，这个“纳秒”与上面所说的时钟周期中的“纳秒”不是一回事，它们分别表示了不同的意义。比如以前红极一时的HY PC100内存的芯片，其颗粒一般都标注“-7J”或“-7K”的字样。有些人误将它理解为内存的时钟周期。其实，这里的-7J或-7K代表的是内存的存取时间为7纳秒而并不是时钟周期为7纳秒。当内存的存取时间为7纳秒时，它的时钟周期仍然是10纳秒，工作频率也为100MHZ。因此，在购买的时候请不要将芯片上的存取时间和时钟周期相混淆。对于HY的PC100规格的条子来说，-7J或-7K才是合格的产品。而对于HY的PC133规格的内存条来讲，-75和-T-H才是合乎规范的。

CAS的延迟时间

　　内存的CAS延迟时间和存取时间之间有着密切的联系。首先解释一下什么是内存的CAS延迟时间。所谓CAS延迟时间，就是指内存纵向地址脉冲的反应时间。CAS延迟时间是在一定频率下衡量支持不同规范内存的重要标志之一。在Intel公司的PC100内存技术白皮书中指出：“符合PC100标准的内存芯片应该以CAS Latency（以下简称CL）=2的情况稳定工作在100MHZ的频率下。”CL=2所表示的意义是此时内存读取数据的延迟时间是两个时钟周期当CL=3时。内存读取数据的延迟时间就应该是三个时钟周期，因此，这“2”与“3”之间的差别就不仅仅局限于“1”了，而是1个时钟周期。工作在相同频率下的同种内存，将CL设置为2会得到比3更优秀的性能（当然你的内存必须支持CL=2的模式）。为了使主板正确地为内存设定CAS延迟时间，内存生产厂商都将其内存在不同工作频率下所推荐的CAS延迟时间记录在了内存PCB板上的一块EEPROM上，这块芯片就是我们所说的SPD。当系统开机时，主板BIOS会自动检测SPD中的信息并最终确定是以CL=2还是CL=3来运行。为了准确地评价内存的综合性能，我们要将上面所说的三个概念结合起来。对于PC133的内存而言，当CL=3的时候，tCK（System clock cycle time即内存时钟周期，由外频所决定。一般地，可认为TCK=1/F.F为工作时的外频。例如，系统在100MHz外频下工作时，TCK=1/100MHz=10ns）的数值要小于10纳秒、tAC（Access time from CLK）要小于6纳秒。这样才符合PC100标准。而当CL=2的时候，tCK的数值只要为10纳秒就可以符合标准。这是为什么呢？其原因就在于同一条内存，当CL的设置不同时，内存的tCK值并不是唯一的，同样，tAC的值也是不太可能相同的。所以，对于内存的总延迟时间，我们可以用这样一个式子来表示：总延迟时间=时钟周期X CL值+存取时间。我们以HY的内存做例子。HY的PC100内存，其时钟周期为10纳秒，当工作在100MHZ时，内存的CL值为2，它的存取时间为7纳秒，因此，总延迟时间就是10X2+7=27纳秒。对于内存而言。总延迟时间是反应内存速度最直接的指标。

封装形式

　　封装形式也就是内存芯片的引脚形式，目前主流的封装形式主要有以下几种：

　　BLP:英文全称为Bottom Leaded Plastic（底部引出塑封技术）是新一代封装技术中的佼佼者，其芯片面积与填充装面积之比大于1：1.1，符合CSP(Chip Size Package)填封装规范。不仅高度和面积极小，而且电气特性得到了进一步的提高，制造成本也不高，广泛用于SDRAMRDRAMDDR等新一代内存制造上。

　　TinyBGA:英文全称为Tiny Ball Grid Array（小型球栅阵列封装），其芯片面积与封装面积之比不小于1：1.14，是KingMax的专利，属于BGA封装技术的一个分支。

　　TSOP II:英文全称为Thin Small Outline Package（薄型小尺寸封装），目前广泛应用于SDRAM内存的制造上，但是随着时间的推移和技术的进步，TSOP II已越来越不适用于高频、高速的新一代内存。

　　DRAM封装技术从最早的DIP、SOJ提高到TSOP的形式。从现在主流SDRAM的模组来看，除了胜创科技（KingMAX）首创的TinyBGA技术和樵风科技首创的BLP封装模式外，绝大多数还是采用TSOP的封装技术。采用TinyBGA封装的内存大小是TSOP封装内存的三分之一，也就是说，同等空间下TinyBGA封装可以将存储容量提高三倍。此外，TinyBGA封装内存不但体积小，同时也更薄，其金属基板到散热体的最有效散热路径仅有0.36mm，大大提高了内存芯片在长时间运行后的可靠性，同时其线路阻抗大大减小，芯片速度也随之得到大幅度的提高。

　　随着DDR、RDRAM的陆续推出，内存频率提高到了一个更高的水平，TSOP封装技术渐渐有些力不从心了，难以满足DRAM设计上的要求。从Intel力推的Rambus来看，采用了新一代的μBGA封装形式，相信未来DDR等其他高速DRAM的封装也会采取相同或不同的BGA封装方式。而SDRAM架构（PC133、DDR）的低成本优势及广泛的应用领域会使其继续占据一定的市场份额。相信未来的DRAM市场将会是多种结构并存的局面。

数据带宽

　　所谓数据带宽就是内存的数据传输速度，它是衡量内存性能的重要标准。通常情况下，PC133的SDRAM在额定频率（100MHZ）下工作时，其峰值传输速度可以达到800MB/秒。工作在133MHZ下的PC133内存，其峰值传输速度已经达到了1.06GB/秒，这一速度比PC100内存提高了200MB/S，在实际使用中，其性能的提高是很明显的。对于DDR内存而言，由于在同一个时钟的上升和下降沿都能传输数据，所以工作在133MHZ时，它的实际传输速度可以达到2.1 GB/S的水准，也就是普通SDRAM内存工作在266MHZ下所拥有的带宽。此外，双通道的PC800的Rambus DRAM内存其数据传输带宽也达到了3.2GB/S速度。